▲화웨이 반도체 수석과학자 랴오헝, 딥시크의 소프트웨어 혁신에 갈채를 보냈다.
자료사진
좀처럼 언론에 모습을 드러내지 않는 두 인물의 목소리가 최근 공개되면서 업계의 이목이 집중되고 있습니다. 한 명은 딥시크의 창업자 량원펑(梁文锋)이고, 다른 한 명은 화웨이 반도체의 수석과학자 랴오헝(廖恒)입니다. 이들은 각각 AI 모델과 반도체라는 서로 다른 영역에 서 있지만 최근 공개된 발언들을 들여다보면 놀랍게도 서로에게 갈채와 응원을 보내고 있었습니다.
이들의 인터뷰가 한때 왜곡되어 전해지기도 했습니다. 특히 량원펑의 경우 그의 내부 발언이 '화웨이 어센드 폄하'라는 프레임으로 잘려 나가 확산되었고 이에 대한 오해가 빠르게 번졌습니다. 그렇다면 그들이 실제로 주고받은 메시지는 무엇이었을까요? 그들의 발언 전체를 살펴봅니다.
'화웨이 폄하'로 알려진 인터뷰 유출, 그 이면에 숨겨진 진실
2026년 7월, 량원펑의 3시간 44분에 달하는 비공개 투자자 회의 내용이 온라인에 유포되었습니다. 언론은 그의 발언 중 일부를 발췌해 보도했고 그중 가장 주목받은 구절은 이러했습니다. "화웨이 카드 4장이 엔비디아 카드 1장을 대체해야 하며, 기술적으로 약 2년 뒤처져 있다."
이 문장만 보면 량원펑이 화웨이를 폄하한 것으로 읽히는 것이 무리는 아닙니다. 그러나 이는 결정적 맥락이 생략되 있었습니다. 량원펑의 완전한 발언은 이렇게 이어집니다. "하지만 가격이 200% 더 비싸도 상관없다. 우리는 소프트웨어 혁신으로 이를 극복할 것이며, 자국산 생태계를 끝까지 지원하겠다."
결국 그의 메시지는 '화웨이가 부족하다'는 비판이 아니라, '부족함을 소프트웨어로 채우고, 끝까지 국산 생태계와 함께하겠다'는 강력한 의지였던 것입니다. 더 나아가 량원펑은 이 자리에서 다음과 같이 말했습니다.
"국산AI 칩 독립은 지금이 역사적 기회입니다. 국산 AI 칩의 하드웨어와 생태계는 모두 문제가 없습니다. 우리가 해야 할 일은 소프트웨어로 이 격차를 메우는 것입니다. 국산 칩 생태계는 전혀 문제가 없으며, 유일한 문제는 생산 능력입니다."
뿐만 아니라 그는 화웨이가 최근 발표한 아틀라스 950 슈퍼도느 (Atlas 950 SuperPoD)에 대해 "성능과 가격에서 엔비디아의 GB200, GB300을 완전히 대체할 수 있다"고까지 평가했습니다. 이는 형식상의 발언이 아닌 실제 협력과 투자를 동반한 강력한 의지의 표명이었습니다. 실제로 딥시크는 화웨이와 협력하여 약 1만 6000장의 Ascend 950 NPU를 확보했으며, 이는 화웨이의 소프트웨어 생태계 검증을 완성하기 위한 실질적인 지원 조치였습니다.
소프트웨어가 하드웨어를 새롭게 정의하는 순간들
이처럼 량원펑이 국산 생태계에 대한 확고한 의지를 밝혔다면, 과연 딥시크는 어떤 구체적 성과로 이를 뒷받침하고 있을까요? 량원펑은 하드웨어의 물리적 한계를 단순한 '병목'으로 바라보지 않았습니다. 그는 그것을 소프트웨어 차원에서 극복해야 할 '개선점'으로 재정의하였고, 바로 이 인식의 전환이 딥시크의 효율성을 비약적으로 끌어올리는 결정적 계기가 되었습니다. 그 구체적 성과들이 바로 지금부터 살펴볼 혁신들입니다.
1) 탈CUDA의 열쇠 — 북경대 타일랭(TileLang)
타일랭(TileLang)은 북경대학 컴퓨터학원 팀이 개발한 고성능 AI 연산자(Operator, 커널) 프로그래밍 언어로, 딥시크가 이를 적극 도입해 자사 모델의 개발과 배포에 활용하고 있습니다. 타일랭의 가장 큰 혁신은 하드웨어 추상화 계층(Hardware Abstraction Layer)을 제공한다는 점에 있습니다.
그동안 개발자는 엔비디아 CUDA처럼 특정 하드웨어에 밀착한 언어로 코드를 작성해야 했습니다. 이는 개발 속도를 떨어뜨릴 뿐 아니라 한 번 작성한 코드를 화웨이 어센이나 AMD GPU 같은 다른 플랫폼에서 재사용하는 것을 사실상 불가능하게 만들었습니다. 코드가 특정 칩에 종속(lock-in)되어 버리는 것입니다.
타일랭은 이 문제를 깔끔하게 해결합니다. 파이썬(Python) 기반의 하드웨어 독립형 언어로 설계되어 개발자가 칩의 세부 구조를 일일이 다루지 않고도 고성능 커널을 작성할 수 있게 해 줍니다. 하드웨어에 대한 최적화는 컴파일러의 몫으로 넘어갑니다. 타일랭 컴파일러가 목표 하드웨어의 메모리 구조와 연산 유닛 구성을 자동으로 분석해 그 칩에 최적화된 기계어 코드를 생성하기 때문입니다.
바로 이 점에서 타일랭은 CUDA에 대한 의존을 낮추는 '탈 CUDA(De-CUDA)' 전략의 핵심 도구로 평가받습니다. '한 번 작성해 여러 하드웨어에서 돌린다(write once, run anywhere)'는 이식성이야말로 앞서 량원펑이 말한 "엔비디아 CUDA 생태계의 해자가 빠르게 무너진다" 는 판단의 실질적 근거인 셈입니다.
이 추상화의 위력을 가장 극적으로 보여준 사례가 딥시크의 플래시어텐션(FlashAttention) 재구현입니다. 어텐션 연산의 메모리 병목을 줄여 주는 이 핵심 연산자는 기존 CUDA 기반의 하드웨어 밀착형 코드로 500줄을 넘었지만, 타일랭 버전은 단 80줄로 줄었습니다. 의미는 단순한 코드량 감소가 아닙니다. 생산성과 유지보수성이 높아진 것을 넘어 가장 전략적인 대목은 화웨이 어센드를 포함한 자국산 GPU 플랫폼에서 발표 당일(Day-0)부터 실행 가능한 성능을 확보했다는 점입니다.
통상 새 연산자가 나오면 국산 칩에서 돌리기까지 몇 주에서 몇 달의 이식·최적화가 필요하고, 그 시차 동안 국산 하드웨어는 늘 '뒤늦게 따라가는' 위치에 머뭅니다. 타일랭은 이 시차를 사실상 '0'으로 좁혔습니다. 엔비디아에서 먼저 검증하고 국산 칩으로 이식하던 순서가, 처음부터 여러 하드웨어를 동시에 겨냥하는 구조로 바뀐 것입니다. 이것이 량원펑이 말한 CUDA 해자 붕괴의 가장 구체적인 증거입니다.
2) NSA(Native Sparse Attention)
타일랭이 연산자를 '어떻게 쓸 것인가(이식성)' 의 문제를 풀었다면, NSA는 어텐션을 '어떻게 계산할 것인가(효율성)' 의 문제를 근본에서 다시 설계한 사례입니다. NSA는 딥시크 AI 팀이 직접 개발한 프레임워크로, 기존의 어텐션(Attention) 메커니즘을 '하드웨어 정렬(Hardware-Aligned)' 관점에서 재구성했습니다.
트랜스포머(Transformer)의 전체 어텐션(Full Attention) 방식은 텍스트 길이가 늘어날수록 계산량이 제곱(O(N²))으로 증가하는 구조적 한계를 안고 있습니다. 더 결정적인 문제는 이 부담이 GPU의 연산 능력보다 메모리 대역폭과 캐시 계층 구조에 집중된다는 점입니다. 랴오헝이 지적한 "진짜 병목은 연산이 아니라 대역폭"이라는 명제가, 알고리즘 층위에서 그대로 재현되는 지점입니다.
NSA는 이를 동적 계층적 희소 전략(Dynamic Hierarchical Sparse Strategy) 으로 돌파합니다. 모든 토큰을 동등하게 처리하는 대신, 정보의 중요도에 따라 세 개의 경로로 나누어 처리하는 방식입니다.
첫째, 압축 경로(Coarse-Grained) 는 전체 맥락을 요약한 '큰 그림'을 빠르게 파악합니다. 둘째, 선별 경로(Fine-Grained) 는 중요한 세부 정보가 담긴 토큰만 골라 집중합니다. 셋째, 원본 참조 경로는 필요할 때 원 토큰을 직접 참조해 정보 손실을 막습니다. 세 경로의 결과는 게이팅 메커니즘(Gating Mechanism)을 통해 하나로 통합되어 최종 출력을 생성합니다. '요약으로 훑고, 선별로 파고들되, 원본으로 검증한다'는 삼중 구조입니다.
NSA의 진정한 혁신은 이 희소화가 알고리즘 설계 단계부터 GPU의 메모리 구조와 연산 방식을 전제로 이루어졌다는 데 있습니다. 이론상의 효율에 그치지 않고, 실제 하드웨어에서의 실효 성능(effective performance)을 극대화하도록 '하드웨어 정렬'을 처음부터 내장한 것입니다. 그 결과 NSA는 전체 어텐션과 동등하거나 더 나은 정확도를 유지하면서도, 학습 속도는 최대 9배, 추론 지연은 최대 11.6배 개선하는 성과를 달성했습니다.
3) DSpark
타일랭이 이식성을, NSA가 어텐션의 효율성을 겨냥했다면 DSpark는 추론(inference) 단계의 속도를 정조준한 프레임워크입니다. 2026년 6월 발표된 DSpark는 추측 디코딩(Speculative Decoding) 기법을 발전시킨 추론 최적화 프레임워크입니다. 기존 대형 언어모델(LLM)은 토큰을 하나씩 순차 생성하는 자기회귀(Auto-regressive) 방식으로 텍스트를 만듭니다.
문제는 이 방식이 매 토큰마다 모델 파라미터를 메모리에서 읽어와야 해 메모리 대역폭에 큰 부담을 주는 반면, GPU의 풍부한 연산 능력은 충분히 쓰이지 못한 채 놀게 된다는 점입니다. 값비싼 연산 유닛이 데이터를 기다리며 대기하는, 전형적인 대역폭 병목(memory-bandwidth-bound) 국면입니다.
DSpark는 크기가 다른 두 모델을 결합해 이 문제를 풉니다. 작고 빠른 초안 모델(Draft Model) 이 여러 개의 후보 토큰을 한꺼번에 예측하면, 크고 정확한 검증 모델(Verification Model) 이 이들을 병렬로 한 번에 검증하는 방식입니다. 초안의 예측이 틀린 경우에는 검증 모델이 즉시 올바른 토큰으로 교정해 생성 품질을 유지합니다. 초고를 빠르게 쓰는 필자와, 그 원고를 한 번에 훑어 바로잡는 편집자의 분업에 가깝습니다.
DSpark의 진정한 통찰도 결국 같은 지점을 향합니다. GPU의 병목은 연산 능력이 아니라 메모리 대역폭에 있다는 확인, 그리고 이를 겨냥한 배치 처리(Batch Processing) 최적화입니다. 한 번의 메모리 읽기로 더 많은 작업을 처리하도록 설계해, 이론상의 계산량 감소를 실제 속도 향상으로 전환한 것입니다. 그 결과 DeepSeek-V4 온라인 서비스에서 단일 사용자 응답 속도는 85%, 고동시성(high-concurrency) 환경에서는 처리량(Throughput)이 4배 향상되는 성과를 거두었습니다.
세 사례는 서로 다른 지점을 공략했지만, 결국 하나의 명제로 수렴합니다. 연산이 아니라 대역폭이 병목이라면, 승부는 더 빠른 칩이 아니라 데이터를 덜 옮기는 설계에서 갈린다는 것입니다. 타일랭·NSA·DSpark는 바로 그 명제를 코드로 증명한 세 개의 디딤돌입니다.
종합해보면, 이러한 혁신들은 단순한 '소프트웨어 개선'이 아닙니다. 이는 알고리즘 설계자가 하드웨어의 동작 방식을 깊이 이해하고, 그 한계를 정확히 파악한 뒤, 이를 극복하는 새로운 소프트웨어 패러다임을 창조한 '통합적 시스템 사고' 의 결과물입니다.
TileLang은 하드웨어 종속성이라는 '생태계의 벽'을 허물었고, NSA는 알고리즘 복잡성이라는 '계산의 벽'을 무너뜨렸으며, DSpark는 메모리 대역폭이라는 '물리적 병목'을 해소했습니다. 이는 딥시크가 단순한 모델 개발사를 넘어, AI 인프라 전체의 비용 구조와 성능 패러다임을 바꾸는 '시스템 혁신가' 로 자리매김하고 있음을 여실히 보여줍니다.
화웨이 수석과학자의 경고: "엔비디아의 한계는 생각보다 가깝다"
그렇다면 이러한 딥시크의 소프트웨어 혁신은 하드웨어 제조사인 화웨이에게 어떤 의미를 가질까요? 이에 대해 화웨이 반도체 수석과학자 랴오헝(廖恒)은 최근 인터뷰에서 엔비디아의 전략에 대해 냉철한 경고를 내놓았습니다. "엔비디아가 칩을 키우고 랙 밀도를 높이는 아키텍처는 아마 1~2세대, 어쩌면 3세대까지 가능하겠지만, 4세대는 아마 불가능할 것입니다."
그의 설명은 매우 직관적입니다. 칩이 커질수록 연산을 담당하는 면적은 빠르게 증가하지만 데이터와 전력 공급, 메모리는 주로 칩 주변에서 출입하기 때문에 그 증가 속도가 연산 면적을 따라잡지 못합니다. 이는 마치 공장은 계속 확장되는데 출입 도로는 그에 비례하여 넓어지지 않는 상황과 같습니다. "칩은 계속 확장되는 공장과 같습니다. 공장은 점점 커지고 기계는 점점 많아지지만, 공장 출입 도로는 동시에 넓어지지 않아 결국 병목이 생산 능력에서 운송 능력으로 옮겨가게 됩니다."
랙도 마찬가지입니다. 연산 밀도가 높을수록 전력 공급과 방열이 더 어려워집니다. 칩 면적, 메모리 대역폭, 랙 소비 전력, 냉각 등 일련의 한계를 동시에 돌파해야 하는데, 그중 어느 하나라도 문제가 생기면 전체 시스템에 영향을 미칠 수밖에 없습니다.
이에 랴오헝은 이렇게 결론지었습니다. "우리는 엔비디아와 다른 길을 가기로 선택했습니다. 그들이 '조밀함'을 추구한다면, 우리는 '느슨함'을 선택했습니다."
아틀라스 950 슈퍼노드의 통합적 솔루션
▲딥시크 CEO 량원펑은 화웨이 아틀라스 950 슈퍼노드에 최적화할 것이라고 발표했다.
자료사진
화웨이가 선택한 '느슨함' 전략의 결정체가 바로 아틀라스 950 슈퍼노드(Atlas 950 SuperPoD) 입니다. 이 슈퍼노드는 단순히 1024장의 NPU 카드를 연결하는 것을 넘어, 최대 8192장의 NPU 카드를 하나의 논리적 컴퓨팅 단위로 통합합니다. 2026년 7월 세계인공지능대회(WAIC)에서 처음으로 실물이 공개된 이 제품은 1 EFLOPS FP8, 2 EFLOPS FP4의 연산 능력과 256TB의 전역 통합 메모리 주소 공간을 제공합니다.
물리적으로는 수많은 컴퓨팅 카드이지만 논리적으로는 하나의 컴퓨터처럼 작동하도록 설계된 이 시스템의 핵심에는 자체 개발한 '링취(灵衢, Unified Bus) 2.0' 고속 인터커넥트 프로토콜이 자리 잡고 있습니다. 기존 프로토콜과 비교해 통신 대역폭은 15배 증가했고, 단일 점프 통신 지연 시간은 2마이크로초에서 200나노초로 10분의 1로 줄었습니다. 모든 칩을 초고밀도 랙에 집어넣는 엔비디아의 방식과 달리, 광 인터커넥트를 통해 컴퓨팅 유닛을 더 넓은 물리적 공간에 분산시킵니다.
이 전략을 가능하게 하는 기술적 초석은 초고속 광모듈입니다. Atlas 950 SuperPoD는 800GE SR '성운(星云)' 광 인터커넥트 기술을 사용하며, 3만 개 이상의 광모듈이 8192개의 어센드 950 프로세서를 고효율로 연결합니다. 이전 세대의 400G 광모듈에서 한층 업그레이드된 800G SR8 DPO/LPO 광모듈을 전면 채택하여, 수만 개의 칩이 마치 하나의 초대형 컴퓨터처럼 작동하도록 합니다.
이로써 광모듈은 더 이상 서버의 단순한 부속품이 아닌, 슈퍼노드에서 '크로스 랙(Cross-rack)' 통신을 담당하며 연산 능력의 병목을 결정하는 핵심 부품으로 자리매김했습니다. 실제로 하나의 Atlas 950 슈퍼노드에는 수천 개의 광모듈이 필요하며, 이는 1.6T 광모듈의 상용화를 앞당기는 계기가 되었습니다.
이러한 초대규모 연결은 엔지니어링적 도전과 함께 이론적 한계에 대한 고민을 동반합니다. 이는 반도체 업계의 경험 법칙인 '타오의 법칙(Tao's Law)' 과도 맞닿아 있습니다. 타오의 법칙은 시스템의 성능이 단일 칩의 속도가 아닌 칩 간 연결의 대역폭과 지연 시간에 의해 결정된다는 통찰입니다.
아무리 뛰어난 연산 능력의 칩이라도, 칩 간 데이터 이동이 병목을 일으키면 시스템 전체의 성능은 급격히 저하됩니다. 화웨이는 타오의 법칙을 주장하며 개별 칩의 성능보다 칩 간의 소통 능력에 집중함으로써 시스템 전체의 효율을 극대화하려 하고 있습니다.
또한, 광모듈 기술의 발전에도 주목할 필요가 있습니다. 차세대 초고속 광모듈의 핵심 기술로는 실리콘 포토닉스(Silicon Photonics), 박막 니오브산 리튬(Thin-film Lithium Niobate), 그리고 VCSEL(Vertical-Cavity Surface-Emitting Laser) 등이 경쟁하고 있습니다.
특히 Atlas 950에 채택된 VCSEL 기반 광모듈은 단거리 초고속 연결에서 뛰어난 에너지 효율과 비용 효율성을 제공하는 것으로 평가받습니다. 이는 '전기(Electrical) 신호'를 '광(Optical) 신호'로 변환하는 과정에서 발생하는 전력 소모와 지연을 획기적으로 줄여, 수천 개의 칩이 원활하게 소통할 수 있는 기반을 마련합니다. 결국 단일 칩의 한계를 극복하기 위해 칩과 칩을 잇는 '빛'의 속도와 효율에 승부를 건 것입니다.
랴오헝은 이 전략의 의미를 이렇게 설명합니다. "우리는 스무 개의 물리적 한계를 동시에 돌파할 수 없습니다. 그래서 가장 가치 있는 소수의 문제를 골라 집중적으로 공략하기로 했습니다. 그중 하나가 광 인터커넥트와 시스템 최적화입니다."
엔비디아가 첨단 공정, HBM, 성숙한 서버 공급망을 활용해 시스템 밀도를 높이는 데 집중하는 반면, 화웨이는 중국이 가진 광통신, 전력, 인프라 조건을 활용해 공간으로 방열과 전력 공급의 유연성을 확보하려는 것입니다. 특히 Atlas 950은 전면 액체 냉각 구조를 채택하여 PUE(전력 사용 효율)를 1.15까지 낮추었습니다. 이는 기존 데이터센터의 평균 PUE 1.5~1.8과 비교해 획기적인 에너지 효율을 의미합니다.
결국 아틀라스 950 슈퍼노드는 시스템 수준에서 엔비디아와 다른 길을 가겠다는 화웨이의 선언이며, 광통신과 액체 냉각이라는 중국의 강점을 극대화한 전략적 선택입니다.
AI는 '18층 목탑'의 시선으로 바라봐야
젠슨황이 AI 산업체인을 '5층 케이크'에 비유한데 반해 랴오헝은 18층 목탑을 바라보듯 해야 한다고 발언한 점도 흥미롭습니다.
탑층은 애플리케이션, 모델, 소프트웨어이고, 중층은 컴파일러와 칩 아키텍처이며, 하층은 웨이퍼 제조, 장비, 소재, 메모리, 광물입니다. 그중 한 층만 보아서는 AI 시스템의 진정한 능력을 설명할 수 없다고 말이죠. 소프트웨어는 하드웨어의 특성을 이해해야 하고, 하드웨어는 소프트웨어의 요구를 알아야 합니다. 이러한 상호 이해가 없으면 아무리 뛰어난 개별 기술도 시스템 전체의 성능으로 이어지지 않기 때문입니다.
특히 각 층의 시간 리듬이 완전히 다르다는 점은 중요한 통찰입니다. 소프트웨어는 10분마다 컴파일하고 실패해도 재시도할 수 있습니다. 그러나 칩은 18~20개월의 테이프아웃 주기를 가지며, 한 번의 실수에 2억~3억 위안이 들어갑니다. "버튼을 잘못 누르면 다시 시작할 수 없습니다." 랴오헝은 "천재 박사도 칩은 할 수 없다"고 단언합니다.
판단력은 논문이 아닌, 수차례의 완전한 설계-테이프아웃-양산 주기에서 축적되며, 이를 위해 10년의 인내가 필요합니다. 중국 반도체 현장 엔지니어는 실리콘밸리보다 평균 20살 젊은데 이 '젊음'이 인재로 성장하기 위해서는 장기적인 안목과 지속적인 투자가 뒷받침되어야 한다고 덧붙였습니다.
딥시크와 화웨이를 주목하는 이유
이제 우리는 딥시크의 소프트웨어 혁신과 화웨이의 하드웨어 전략이 우연히 만난 것이 아니라 AI 생태계의 새로운 패러다임을 형성하고 있음을 알 수 있습니다. 딥시크는 알고리즘으로 하드웨어의 한계를 극복하고, 화웨이는 하드웨어로 알고리즘의 혁신을 받아들입니다.
TileLang은 국산 칩에서 즉시 실행되고, NSA는 하드웨어에 최적화된 채로 화웨이 어센드에 이식되었습니다. 화웨이는 DeepSeek-V4 전 모델을 Day-0부터 지원하겠다고 발표했고, 딥시크는 화웨이로부터 약 1.6만 장의 Ascend 950 칩을 확보했습니다.
량원펑이 유출된 회의에서 말한 그 약속, "우리는 소프트웨어 혁신으로 부족함을 채우고, 끝까지 국산 생태계를 지원하겠다"는 의지는 결코 빈말이 아니었습니다. 그는 아틀라스 950 슈퍼노드에 대해 "성능과 가격에서 엔비디아의 GB200, GB300을 완전히 대체할 수 있다"고 평가했고, "자국산 AI 칩의 독립은 지금이 역사적 기회"라며 적극적인 협력 의지를 밝혔습니다. 이에 랴오헝이 화답했습니다. "엔비디아와 다른 길을 가는 것이 두렵지 않은 이유는, 우리가 함께 걸어갈 동반자가 있기 때문입니다"라구요.
소프트웨어는 하드웨어를 이해해야 하고, 하드웨어는 소프트웨어를 이해해야 합니다. 어느 한 층만 떼어내서는 AI 시스템의 완성도를 설명할 수 없습니다. 모든 층이 유기적으로 맞물릴 때, 비로소 진정한 혁신이 가능해집니다. 그리고 이 지점에서 중국 AI의 현재를 가장 정확히 드러내는 태도가 나타납니다.
무엇이 부족해서 못 한다가 아니라, 부족하기에 다른 길로 나아간다는 자세입니다. 첨단 공정이 막히자 알고리즘으로 우회하고, 단일 칩이 뒤처지자 시스템으로 메우며, CUDA에 갇히자 새로운 언어로 빠져나가는 것. 결핍을 한계로 받아들이는 대신, 결핍을 다른 각도를 찾는 출발점으로 삼는 것. 중국 AI 발전이 지금부터라고 생각되는 이유입니다.
저작권자(c) 오마이뉴스(시민기자), 무단 전재 및 재배포 금지
오탈자 신고