▲딥시크가 모델, AI전용 칩 개발과 데이터센터 구축을 추진하며 풀스텍 AI기업으로 변모 중이다.
EET
추론의 시대, AI 경쟁의 무대는 '모델'에서 '모델·칩·데이터센터'의 전체 스택(Full Stack)으로 이동 중입니다. AI 경쟁은 이제 '누가 더 좋은 모델을 만드느냐'에서 '누가 모델에 맞는 하드웨어까지 잘 만드는가'로 전환하고 있습니다. 2026년 7월 7일 중국을 대표하는 두 모델 기업 DeepSeek과 즈푸(Zhipu)가 자체 칩 개발에 나섰다는 사실이 나란히 보도됐습니다. 이는 훈련의 시대가 저물고 추론의 시대가 도래했고 모델을 설계한 자가 칩까지 설계할 수밖에 없음을 시사합니다.
ASIC, 범용의 시대가 저물고 전용의 시대가 열린다
우선 첫번째 통념 'AI 칩이라면 엔비디아 GPU'라는 등식이 해체됩니다. ASIC(Application-Specific Integrated Circuit, 주문형 반도체)은 특정 용도에 최적화된 집적회로입니다. 범용 CPU·GPU가 다양한 작업을 처리하는 반면 ASIC은 단 하나의 작업만 수행하도록 설계됩니다. AI 영역의 대표 사례가 구글의 TPU(Tensor Processing Unit)입니다.
AI 칩은 훈련용과 추론용으로 나뉩니다. 훈련(Training)은 대규모 데이터로 모델을 학습시키는 과정으로 한 번의 대규모 투자로 끝납니다. 추론(Inference)은 학습된 모델이 사용자 질문에 실시간으로 답을 생성하는 과정으로 에이전트 시대로 들어가면서 사용자가 늘수록 비용이 멈추지 않고 누적됩니다.
여기서 GPU의 한계가 드러납니다. 엔비디아 GPU는 스위스 군용 칼(Swiss Army Knife)처럼 모든 작업을 처리하지만 추론만 장기간 수행할 때는 쓰지 않는 회로까지 가동해 전력 효율이 낮습니다. 실제 이용률은 30~40%에 불과합니다. 반면 ASIC은 추론에 필요한 계산만 하도록 설계되어 범용 GPU 대비 단위 추론당 비용을 30~50% 절감할 수 있습니다. 딜로이트(Deloitte)는 2026년 세계 AI 추론 칩 시장이 500억 달러(약 76조 원)를 돌파할 것으로 전망했습니다.
구글은 TPU를 8세대까지 개량을 거듭하며, 훈련용 TPU 8t와 추론용 TPU 8i를 별도 제품군으로 분리했습니다. 추론용 칩은 역전파(Backpropagation)나 경사 하강(Gradient Descent)이 필요 없고 오직 순전파(Forward Propagation)만 수행하면 됩니다. 전용화의 논리는 구조적입니다.
DeepSeek과 즈푸 — 모델의 폭증이 칩의 필요를 낳다
DeepSeek의 하드웨어 프로젝트는 약 1년 전 비밀리에 시작됐습니다. 이미 칩 설계사, 파운드리, 메모리 공급업체와 접촉을 시작했고, 칩 설계 엔지니어를 공개 채용 없이 비공개로 영입해 왔습니다. 배경에는 자금이 있습니다.
DeepSeek은 2026년 6월 첫 외부 투자 유치에 성공했고, 규모는 510억 위안(약 74억 달러, 원화로 약 11조 4천억 원)입니다. 자금 사용처에 '자체 AI 칩 개발'이 명시돼 있습니다. 창업자 량원펑(梁文锋) 개인도 약 200억 위안(약 4조 4900억 원)을 투자했습니다. 기업 가치는 520억~590억 달러(약 79조~90조 원)로 평가받습니다.
즈푸도 자체 맞춤형 AI 칩 개발을 검토 중이라는 보도입니다. 즈푸는 여러 중국 국내 칩 설계사와 초기 협의를 진행하고 있습니다. 직접적 계기는 GLM-5.2의 폭발적 성장입니다. 모델 출시 후 일일 토큰 사용량이 단 일주일 만에 27배 급증했습니다.
즈푸는 미국 Entity List에 등재돼 엔비디아 첨단 칩을 구할 수 없고 화웨이 어센드(Ascend)로 전환 중이나 공급이 불안정합니다. 그래서 즈푸는 처음부터 직접 설계하는 대신, 구글 TPU나 오픈AI 방식과 유사한 '맞춤형 설계(Customization)' 경로를 택했습니다. 자사 모델에 최적화된 전용 가속 칩을 전문 설계사와 공동 개발하는 방식입니다.
중국 국내 IT 매체도 이 흐름을 놓치지 않았습니다. 36Kr를 비롯해 넷이지(NetEase), 봉황네트워크 (ifeng), 소후(Sohu) 등 주요 매체가 잇따라 보도하며 이를 오픈AI(자체 추론 칩 할라피뇨)와 앤트로픽 까지 칩을 만드는 글로벌 흐름의 연장선으로 짚었습니다.
SMIC라는 단일 관문, 설계가 아니라 생산이 승부를 가른다
여기서 두 번째 통념을 해체하겠습니다. '칩은 잘 설계하면 되는 것'이라는 생각입니다. 중국에서는 그렇지 않습니다. 설계보다 생산이 병목입니다.
먼저 생태계를 봅니다. 설계 영역에는 베리실리콘 (VeriSilicon, 芯原股份)이 있습니다. 중국 최대 반도체 IP 및 원스톱 칩 커스터마이징 기업으로 '중국판 브로드컴'으로 불립니다. 2026년 1~4월 신규 수주 82.40억 위안(약 1조 8500억 원) 가운데 AI 연산 관련 주문이 91.37%를 차지합니다. 같은 서비스를 제공하는 브라이트 (Brite Semiconductor)는 최근 주가가 113 위안(+15.87%)으로 급등하는 등 기대감을 한 몸에 받고 있습니다.
파운드리는 SMIC(中芯国际) 하나로 수렴합니다. 중국 최대 파운드리인 SMIC의 N+2 공정(7nm 등가)은 AI 칩 양산의 사실상 유일한 선택지입니다. 패키징·테스트에는 JCET(长电科技)와 TFME(通富微电)이 있고, AI 칩 전문 기업이자 비교군인 캠브리콘(Cambricon)은 커촹반 거래대금 1위를 기록했습니다.
문제는 이 생태계에 치명적 결핍이 있다는 점입니다. EUV(극자외선) 노광 장비의 부재입니다. ASML의 EUV 장비는 중국 수출이 금지돼 있으며, 중국의 EUV 국산화는 아직 초기 단계로 평가됩니다. 네덜란드 반도체 전문가 마르크 헤이잉크(Marc Hijink)는 ASML조차 광원에서 양산까지 성공시키는 데 15년이 걸렸다며 중국의 조기 돌파 가능성에 의문을 제기했습니다.
이 부재는 세 가지 구조적 장벽을 만듭니다.
첫째, 생산 시간의 비효율입니다. DUV(심자외선) 장비에 다중 노광(Multi-patterning)을 적용해야 하므로 같은 7nm 웨이퍼 한 장을 생산하는 데 TSMC의 2~3배 시간이 소요됩니다. 둘째, 원가 상승입니다. DUV 기반 고급 공정의 웨이퍼당 제조 비용은 국제 업계 표준 대비 40~50% 높습니다.
셋째, 수율(Yield)입니다. N+2 공정의 수율은 2025년 말까지 40%를 넘지 못하다가, 2026년 들어 손익분기선인 50%를 간신히 넘겼습니다. TSMC 3nm의 안정적 수율 78%와 큰 격차입니다. 일부 보도는 80~95% 수율을 언급하지만 이는 특정 고객·특정 제품에 국한된 수치로 업계 평균과는 거리가 있습니다.
생산 능력의 절대적 부족은 더 근본적입니다. 2026년 말 N+2 공정 월 목표 생산량은 12인치 웨이퍼 7만 장으로, 연간 약 260만 개의 AI 칩에 해당합니다. 그러나 2026년 중국내 AI 칩 총수요는 약 420만 개로 추정됩니다. 약 160만 개, 40%의 공급 부족이 발생하는 것입니다. 이 부족한 생산량을 두고 경쟁이 치열합니다.
화웨이가 N+2 생산량의 43%를 5년 장기 계약으로 선점했고, 캠브리콘이 9~11%를 차지합니다. 나머지 46%를 비런(Biren, 壁仞), 무어스레드(Moore Threads, 摩尔线程), 알리바바 핑터우거(T-Head, 平头哥) 등 15개 업체가 나눠 경쟁합니다. DeepSeek과 즈푸의 자체 칩의 설계가 아무리 훌륭해도 SMIC의 생산 라인에 진입하지 못하면 의미가 없습니다.
SMIC의 2026년 1분기 콘퍼런스 콜에서 CEO 자오하이쥔(赵海军)은 선진 공정을 무턱대고 확장하지 않고 성숙 공정·특화 공정의 수익성을 우선하겠다고 밝혔습니다. 이 방침은 DeepSeek과 즈푸의 칩 일정에 직접적 영향을 미칠 수밖에 없습니다.
Full-Stack 소프트웨어가 하드웨어를 정의하는 시대
그렇다면 두 모델 기업이 왜 이런 모험을 감수할까요. 소프트웨어가 하드웨어를 정의하는 시대가 열렸기 때문입니다. 1년 전 DeepSeek-V3 논문의 《하드웨어 설계 제안(Suggestions on Hardware Design)》 항목은 통신 작업 오프로드, 텐서 코어 정밀도 향상, 세밀한 양자화 지원 등 구체적 하드웨어 요구 사항을 이미 제시했습니다. 모델이 칩을 정의하는 것입니다.
DeepSeek이 MoE, MLA 같은 특정 구조를 계속 쓴다면 자사의 연산자와 메모리 접근 패턴에 맞춘 정밀 하드웨어 최적화가 가능해집니다.미국 수출 규제로 DeepSeek와 즈푸는 엔비디아 칩을 사실상 쓸 수 없습니다. 자체 칩이 성공한다면 단순 비용 절감을 넘어 하부 연산에 대한 강력한 통제권을 확보하게 됩니다.
이렇게 AI 경쟁은 '모델 대 모델'에서 '모델+칩+데이터센터'의 Full-Stack 경쟁으로 진화하고 있습니다. 구글, 오픈AI, 앤트로픽, 아마존, 마이크로소프트, 메타가 모두 자체 AI 칩을 보유했습니다. 중국에서는 화웨이(어센드), 바이두(쿤룬신), 알리바바(진우)가 각축 중이며, 이제 DeepSeek과 즈푸가 여기에 합류했습니다.
그러나 실현되기까지는 장애물이 많습니다. 선진 AI 칩 설계에는 약 5억 달러(약 7600억 원)와 최소 2년이 필요합니다. 그러나 더 근본적인 문제는 생산입니다. SMIC N+2 공정 하나가 전 중국 AI 칩 산업의 유일한 생산 관문이며, 40%의 공급 부족, EUV 부재가 낳은 2~3배의 생산 시간, 50% 수준의 수율이라는 삼중고가 발목을 잡고 있습니다.
자본과 설계는 앞서가지만, 토양은 아직 얕다
2026년 DeepSeek과 즈푸가 동시에 칩을 만들기 시작했다는 소식은 AI 산업의 패러다임 전환을 알리는 신호탄입니다. 훈련의 시대는 끝났고 추론의 시대가 도래했습니다. 사용자가 늘수록 멈추지 않고 누적되는 '전기료'를 줄이기 위해, 공급망 리스크를 해소하기 위해, 모델 회사들은 이제 칩도 만듭니다.
자본과 설계 능력은 이미 시장보다 앞서 움직이지만, EUV라는 절대적 장벽과 SMIC 단일 생산 라인의 물리적 한계가 지금 중국 AI 칩 생태계의 한계입니다. DeepSeek과 즈푸의 칩이 설계에서 양산을 넘어 실제 서버에 적용되기까지 이 제약을 뚫을 수 있을지가 AI산업의 진짜 승부처가 될 것입니다.
그런데 이 흐름을 바다 건너 강 건너 불구경하듯 볼 수 없는 것이 한국입니다. '추론 시대가 왔으니 HBM만 잘 팔면 된다'는 인식이야말로 가장 위험합니다. 설계와 제조를 한 몸에 쥔 IDM(종합반도체기업) 삼성·SK하이닉스의 해자는 지금 두 방향에서 동시에 파헤쳐지고 있습니다. 아래에서는 CXMT의 국산화가, 위에서는 모델 아키텍처의 효율화가 위기로 다가옵니다.
답은 하나로 모입니다. 셀(cell)을 파는 회사가 아니라, 모델이 요구하는 메모리 구조를 함께 설계하는 회사로 올라서는 것입니다. DeepSeek-V3 논문이 칩에 요구 사항을 적어 내려갔듯 다음 세대 HBM의 사양은 모델이 정의할 것이기 때문입니다. 소프트웨어가 하드웨어를 정의하는 이 흐름은 되돌릴 수 없으며 그 대화가 열리는 자리에 한국이 앉아 있느냐가 향후 5년 생태계의 지형을 가릅니다.